DDR4 SDRAM: 16GBDDR4 Chak konpozisyon 16bit nan lajè bit done bit 64bit la
QSPI Flash: Yon moso QSPIFLASH 1GB, ki itilize pou estoke fichye konfigirasyon chip FPGA a.
Bank FPGA: nivo reglabl 12V, 18V, 2.5V, 3.0V, si ou bezwen chanje nivo a, ou sèlman bezwen ranplase li
Nivo entèfas: Ou ka ajiste pozisyon korespondan an ak pèl mayetik.
Ekipman pouvwa tablo debaz: ekipman pouvwa 5-12V jenere de ekipman pouvwa atravè chip T1 LTM4628 la pou satisfè egzijans aktyèl FPGA yo
Metòd demaraj kat prensipal la: JTAG, QSPIFLASH
Definisyon pye tib konektè: 4 ekstansyon gwo vitès, 120pin Panasonic AXK5A2137yg
Entèfas SFP plak anba a: 4 modil optik ka reyalize kominikasyon fib optik gwo vitès, ak yon vitès jiska 10GB/s
Revèy Plak Pi Renmen GXB: Plak anba a bay yon revèy referans 200MHz pou transceiver GXB la.
Ekstansyon zegwi 40 plak anba a: rezève 2 ekstansyon estanda 40 broch 2.54mm J11 ak J12, ki itilize pou konekte modil ki fèt pa konpayi an oswa sikwi fonksyon modil ki fèt pa itilizatè a tèt li.
Revèy plak debaz: plizyè sous revèy sou tablo a. Sa gen ladan sous revèy sistèm 100MHz la.
510kba100M000bag CMOS kristal
Revèy Diferansyèl Transceiver 125MHz Sittaid Sit9102 Crystal Sous revèy diferansyèl ekstèn DDR4 300MHz kristal SIT9102
Pò debogaj JTAG: Kat santral MP5652 la gen yon koòdone debogaj telechaje JTAG 6PIN patch.
Pratik pou itilizatè yo debogaj FPGA separeman
Reyajiste sistèm: An menm tan, bouton an bay sistèm nan siyal reyajisteman mondyal la sou kat prensipal MP5652 la pou sipòte reyajisteman lè w ap mete l sou pouvwa a. Tout chip la reyajiste.
LED: Gen 4 limyè wouj LED sou kat prensipal la, youn ladan yo se endikatè pouvwa referans DDR4 la.
Bouton ak switch: Gen 4 kle sou plak anba a, ki konekte ak pye tiyo korespondan an sou konektè J2 a.
Anjeneral nivo wo, peze nan nivo ba
Karakteristik prensipal seri Arria-10 GX la gen ladan yo: