DDR4 SDRAM: 16GBDDR4 Chak konpozisyon 16bit nan lajè ti jan done 64bit la
QSPI Flash: Yon moso 1GBQSPIFLASH, ki itilize pou estoke fichye konfigirasyon chip FPGA.
FPGA Bank: reglabl 12V, 18V, 2.5V, 3.0V nivo, si ou bezwen chanje nivo a, ou sèlman bezwen ranplase
Nivo koòdone: pozisyon korespondan an ka ajiste pa pèl mayetik.
Nwayo ekipman pou pouvwa tablo: 5-12V ekipman pou pouvwa jenere de ekipman pou pouvwa atravè chip T1 LTM4628 pou satisfè kondisyon aktyèl FPGA yo.
Nwayo tablo demaraj metòd: JTAG, QSPIFLASH
Definisyon pye tib Connector: 4 ekstansyon gwo vitès, 120pin Panasonic AXK5A2137yg
Koòdone SFP plak anba a: 4 modil optik ka reyalize gwo vitès kominikasyon fib optik, ak yon vitès ki rive jiska 10GB / s.
Fave Plak GXB revèy: Plak anba a bay yon revèy referans 200MHz pou transceiver GXB la.
Plak anba 40-zegwi ekstansyon: rezève 2 2.54mm estanda 40-pin ekstansyon J11 ak J12, ki itilize pou konekte modil ki fèt pa konpayi an oswa sikwi fonksyon modil ki fèt pa itilizatè a tèt yo
Revèy plak nwayo: plizyè sous revèy sou tablo. Sa a gen ladan sous revèy sistèm 100MHz
510kba100M000bag CMOS kristal
125MHz Transceiver Diferans Revèy Sittaid Sit9102 Crystal 300MHz DDR4's ekstèn diferan revèy sous SIT9102 kristal
Pò debogaj JTAG: tablo nwayo MP5652 gen yon patch 6PIN JTAG download koòdone debogaj
Pratik pou itilizatè yo debogaj FPGA separeman
Reyajiste sistèm: An menm tan an, bouton an tou bay sistèm lan ak siyal reset mondyal MP5652 nwayo tablo a pou sipòte reset pouvwa a. Tout chip la reset
Dirije: Gen 4 limyè wouj ki ap dirije sou tablo debaz la, youn nan yo se endikatè pouvwa referans DDR4
Bouton ak switch: Gen 4 kle sou plak anba a, ki konekte ak pye tiyo ki koresponn lan sou konektè J2 la.
Anjeneral nivo segondè, peze nan nivo ki ba
Karakteristik prensipal seri Arria-10 GX yo enkli: