Soti nan istwa devlopman chip, direksyon devlopman chip se gwo vitès, frekans segondè, konsomasyon pouvwa ki ba. Pwosesis manifakti chip sitou gen ladan konsepsyon chip, fabrikasyon chip, fabrikasyon anbalaj, tès pri ak lòt lyen, nan mitan ki pwosesis fabrikasyon chip la se patikilyèman konplèks. Ann gade nan pwosesis fabrikasyon chip la, espesyalman pwosesis fabrikasyon chip la.
Premye a se konsepsyon chip la, selon kondisyon konsepsyon yo, "modèl" pwodwi a.
1, materyèl la anvan tout koreksyon nan wafer nan chip
Konpozisyon wafer se Silisyòm, Silisyòm rafine pa sab kwatz, wafer la se eleman Silisyòm pirifye (99.999%), ak Lè sa a, Silisyòm pi bon kalite a te fè nan baton Silisyòm, ki vin materyèl semi-conducteur kwatz la pou fabrike nan kous entegre. , tranch la se bezwen espesifik nan wafer nan pwodiksyon chip. Pi mens wafer la, pi ba pri pwodiksyon an, men pi wo kondisyon pwosesis yo.
2.Wafer kouch
Kouch la wafer ka reziste oksidasyon ak tanperati, ak materyèl la se yon kalite fotorezistans.
3, wafer litografi devlopman, grave
Pwosesis la sèvi ak pwodui chimik ki sansib a limyè UV, ki adousi yo. Ou ka jwenn fòm chip la lè w kontwole pozisyon lonbraj la. Wafers Silisyòm yo kouvwi ak fotorezist pou yo fonn nan limyè iltravyolèt. Sa a se kote premye lonbraj la ka aplike, se konsa ke pati nan limyè UV fonn, ki ka Lè sa a, dwe lave lwen ak yon sòlvan. Se konsa, rès la nan li se menm fòm ak lonbraj la, ki se sa nou vle. Sa a ban nou kouch silica nou bezwen an.
4, Ajoute enpurte
Iyon yo implanté nan wafer la pou jenere semi-conducteurs P ak N korespondan yo.
Pwosesis la kòmanse ak yon zòn ekspoze sou yon wafer Silisyòm epi li mete nan yon melanj de iyon chimik. Pwosesis la pral chanje fason zòn dopan an fè elektrisite, sa ki pèmèt chak tranzistò chanje sou, koupe oswa pote done. Chips senp yo ka itilize yon sèl kouch, men chips konplèks souvan gen anpil kouch, epi pwosesis la repete sou yo ak sou ankò, ak kouch yo diferan ki konekte pa yon fenèt louvri. Sa a se menm jan ak prensip pwodiksyon an nan tablo PCB kouch la. Chips ki pi konplèks yo ka mande plizyè kouch silica, ki ka reyalize atravè litografi repete ak pwosesis ki anwo a, fòme yon estrikti ki genyen twa dimansyon.
5.Tès wafer
Apre plizyè pwosesis ki anwo yo, wafer la te fòme yon lasi nan grenn. Karakteristik elektrik chak grenn yo te egzamine pa mwayen 'mezi zegwi'. Anjeneral, kantite grenn chak chip se yon gwo, epi li se yon pwosesis trè konplèks yo òganize yon mòd tès PIN, ki mande pou pwodiksyon an mas nan modèl ak espesifikasyon chip menm osi lwen ke posib pandan pwodiksyon an. Plis volim nan pi wo, pi ba pri relatif la, ki se youn nan rezon ki fè aparèy chip endikap yo tèlman bon mache.
6. Encapsulation
Apre yo fin fabrike wafer la, PIN yo fiks, ak divès kalite fòm anbalaj yo pwodui selon kondisyon yo. Sa a se rezon ki fè nwayo a menm chip ka gen diferan fòm anbalaj. Pou egzanp: DIP, QFP, PLCC, QFN, elatriye Sa a se sitou deside pa abitid aplikasyon itilizatè yo, anviwònman aplikasyon, fòm mache ak lòt faktè periferik.
7. Tès ak anbalaj
Apre pwosesis la pi wo a, manifakti chip la te fini, etap sa a se teste chip la, retire pwodwi ki defektye yo, ak anbalaj.
Sa ki pi wo a se kontni ki gen rapò ak pwosesis fabrikasyon chip ki te òganize pa Create Core Detection. Mwen espere ke li pral ede w. Konpayi nou an gen enjenyè pwofesyonèl ak ekip elit endistri a, gen 3 laboratwa estanda, zòn laboratwa a se plis pase 1800 mèt kare, ka antreprann konpozan elektwonik tès verifikasyon, IC idantifikasyon vre oswa fo, seleksyon materyèl konsepsyon pwodwi, analiz echèk, tès fonksyon, faktori fèk ap rantre enspeksyon materyèl ak kasèt ak lòt pwojè tès.
Tan poste: Jun-12-2023
