Nan istwa devlopman chip la, direksyon devlopman chip la se gwo vitès, gwo frekans, ak konsomasyon enèji ki ba. Pwosesis fabrikasyon chip la gen ladan sitou konsepsyon chip, fabrikasyon chip, fabrikasyon anbalaj, tès pri ak lòt lyen, pami yo pwosesis fabrikasyon chip la patikilyèman konplèks. Ann gade pwosesis fabrikasyon chip la, espesyalman pwosesis fabrikasyon chip la.
Premye a se konsepsyon chip la, dapre egzijans konsepsyon an, "modèl" ki pwodui a.
1, matyè premyè nan waf chip la
Wafer la konpoze de Silisyòm. Yo rafine Silisyòm nan ak sab kwatz. Yo pirifye wafer la ak eleman Silisyòm nan (99.999%), epi answit yo transfòme Silisyòm pi a an baton Silisyòm, ki vin tounen materyèl semi-kondiktè kwatz pou fabrike sikwi entegre. Tranch lan se bezwen espesifik pou pwodiksyon chip wafer la. Plis wafer la mens, se mwens pri pwodiksyon an, men se plis kondisyon pwosesis la mande anpil.
2. Kouch wafer
Kouch wafer la ka reziste oksidasyon ak tanperati, epi materyèl la se yon kalite rezistans foto.
3, devlopman litografi wafer, grave
Pwosesis la itilize pwodui chimik ki sansib a limyè iltravyolèt, ki ramoli yo. Yo ka jwenn fòm chip la lè yo kontwole pozisyon lonbraj la. Yo kouvri tranch silikon yo ak fotorezist pou yo fonn nan limyè iltravyolèt. Se la yo ka aplike premye lonbraj la, pou pati limyè iltravyolèt la fonn, epi apre sa yo ka lave l avèk yon sòlvan. Kidonk, rès la gen menm fòm ak lonbraj la, ki se sa nou vle. Sa ban nou kouch silica nou bezwen an.
4, Ajoute enpurte
Yo enplante iyon nan waf la pou jenere semi-kondiktè P ak N ki koresponn yo.
Pwosesis la kòmanse avèk yon zòn ekspoze sou yon waf silikon epi li mete l nan yon melanj iyon chimik. Pwosesis la pral chanje fason zòn dopan an kondui elektrisite, sa ki pèmèt chak tranzistò limen, etenn oswa pote done. Chip senp yo ka itilize yon sèl kouch sèlman, men chip konplèks yo souvan gen anpil kouch, epi pwosesis la repete plizyè fwa, ak diferan kouch yo konekte pa yon fenèt ouvè. Sa a sanble ak prensip pwodiksyon tablo PCB kouch la. Chip ki pi konplèks yo ka mande plizyè kouch silica, sa ki ka reyalize atravè litografi repete ak pwosesis ki anwo a, pou fòme yon estrikti twa dimansyon.
5. Tès wafer
Apre plizyè pwosesis ki anwo yo, waf la te fòme yon rezo grenn. Yo te egzamine karakteristik elektrik chak grenn pa mwayen 'mezire zegwi'. Anjeneral, kantite grenn chak chip la gwo anpil, epi li se yon pwosesis trè konplèks pou òganize yon mòd tès pin, ki mande pwodiksyon an mas nan modèl ki gen menm espesifikasyon chip yo otank posib pandan pwodiksyon an. Plis volim nan wo, se plis pri relatif la ba, ki se youn nan rezon ki fè aparèy chip endikap yo tèlman bon mache.
6. Enkapsulasyon
Apre yo fin fabrike waf la, yo fikse pin lan, epi yo pwodui plizyè fòm anbalaj selon egzijans yo. Se poutèt sa menm nwayo chip la ka gen diferan fòm anbalaj. Pa egzanp: DIP, QFP, PLCC, QFN, elatriye. Sa a sitou detèmine pa abitid aplikasyon itilizatè yo, anviwònman aplikasyon an, fòm mache a ak lòt faktè periferik.
7. Tès ak anbalaj
Apre pwosesis ki anwo a, fabrikasyon chip la fini, etap sa a se pou teste chip la, retire pwodwi ki defektye yo, ak anbalaj la.
Sa ki anwo a se kontni ki gen rapò ak pwosesis fabrikasyon chip ki òganize pa Create Core Detection. Mwen espere li pral ede ou. Konpayi nou an gen enjenyè pwofesyonèl ak yon ekip elit nan endistri a, li gen 3 laboratwa estanda, sifas laboratwa a gen plis pase 1800 mèt kare, ka antreprann verifikasyon tès konpozan elektwonik, idantifikasyon IC vre oswa fo, seleksyon materyèl konsepsyon pwodwi, analiz echèk, tès fonksyon, enspeksyon materyèl k ap antre nan faktori ak tep ak lòt pwojè tès.
Lè piblikasyon an: 12 jen 2023
